Как я могу иметь Makefile автоматически перестраивать исходные файлы, которые включают измененный файл заголовка? (В C / C++)

вы можете добавить команду "make depend", как заявили другие, но почему бы не получить gcc для создания зависимостей и компиляции одновременно:

DEPS := $(COBJS:.o=.d)

-include $(DEPS)

%.o: %.c
    $(CC) -c $(CFLAGS) -MM -MF $(patsubst %.o,%.d,$@) -o $@ $<

параметр '-MF ' указывает файл для хранения зависимостей.

тире в начале '- include ' говорит сделать, чтобы продолжить, когда .файл d не существует (например, при первой компиляции).

Примечание в gcc, похоже, есть ошибка в отношении опции-o. Если вы установите имя объекта, чтобы сказать obj/_file__c.o тогда сгенерированный _file_.d все равно будет содержать _file_.o, а не obj/_file_c.o.

Это эквивалентно ответ Криса Додда, но использует другое соглашение об именах (и по совпадению не требует sed магия. Скопировано из позже дубликат.

---

если вы используете компилятор GNU компилятор может собрать список зависимостей для вас. Фрагмент Make-файла:

depend: .depend

.depend: $(SOURCES)
        rm -f ./.depend
        $(CC) $(CFLAGS) -MM $^>>./.depend;

include .depend

есть также инструмент makedepend, но я никогда не любил его так же, как gcc -MM

вы должны будете сделать отдельные цели для каждого файла C, а затем перечислить файл заголовка в качестве зависимости. Вы все еще можете использовать свои общие цели, и просто поместите .h зависимости после этого, например:

%.o: %.c
        @echo Compiling $<...
        $(CC) $(CFLAGS) -c -o $@ $<

foo.c: bar.h
# And so on...

сверх того, что сказал @mipadi, вы также можете изучить использование '-M' опция для создания записи зависимостей. Вы даже можете создать их в отдельный файл (возможно 'depend.mk') который вы затем включаете в файл makefile. Или вы можете найти 'make depend' правило, которое редактирует файл makefile с правильными зависимостями (термины Google: "не удаляйте эту строку" и зависят).

в принципе, вам нужно динамически создавать правила makefile для восстановления объектных файлов при изменении файлов заголовков. Если вы используете GCC и gnumake, это довольно легко, просто поставить что-то вроде:

$(OBJDIR)/%.d: %.c
        $(CC) -MM -MG $(CPPFLAGS) $< | sed -e 's,^\([^:]*\)\.o[ ]*:,$(@D)/.o $(@D)/.d:,' >$@

ifneq ($(MAKECMDGOALS),clean)
include $(SRCS:%.c=$(OBJDIR)/%.d)
endif

в вашем makefile.

ни один из ответов работал для меня. Например, ответ Мартина Фидо предполагает, что gcc может создавать файл зависимостей, но когда я попытался, он генерировал пустые (нулевые байты) объектные файлы для меня без каких-либо предупреждений или ошибок. Это может быть ошибка gcc. Я на

$ gcc --версия gcc (GCC) 4.4.7 20120313 (Red Hat 4.4.7-16)

Итак, вот мой полный Makefile, который работает для меня; это комбинация решений + то, что никто не упоминал остальное (например, "суффикс замена правило" указан как .чч.о:):

CC = g++
CFLAGS = -Wall -g -std=c++0x
INCLUDES = -I./includes/

# LFLAGS = -L../lib
# LIBS = -lmylib -lm

# List of all source files
SRCS = main.cc cache.cc

# Object files defined from source files
OBJS = $(SRCS:.cc=.o)

# # define the executable file 
MAIN = cache_test

#List of non-file based targets:
.PHONY: depend clean all

##  .DEFAULT_GOAL := all

# List of dependencies defined from list of object files
DEPS := $(OBJS:.o=.d)

all: $(MAIN)

-include $(DEPS)

$(MAIN): $(OBJS)
    $(CC) $(CFLAGS) $(INCLUDES) -o $(MAIN) $(OBJS) $(LFLAGS) $(LIBS)

#suffix replacement rule for building .o's from .cc's
#build dependency files first, second line actually compiles into .o
.cc.o:
    $(CC) $(CFLAGS) $(INCLUDES) -c -MM -MF $(patsubst %.o,%.d,$@) $<
    $(CC) $(CFLAGS) $(INCLUDES) -c -o $@ $<

clean:
    $(RM) *.o *~ $(MAIN) *.d

обратите внимание, что я использовал .cc .. Вышеуказанный Makefile легко настраивается .c файлов.

также важно отметить важность этих двух строк :

$(CC) $(CFLAGS) $(INCLUDES) -c -MM -MF $(patsubst %.o,%.d,$@) $<
$(CC) $(CFLAGS) $(INCLUDES) -c -o $@ $<

таким образом, gcc вызывается один раз, чтобы сначала создать файл зависимостей, а затем фактически компилирует файл .cc. И так далее для каждого исходного файла.

простое решение: просто используйте Makefile, чтобы иметь .С до .o правило компиляции зависит от файла(ов) заголовка и всего остального, что имеет отношение к вашему проекту в качестве зависимости.

например, в файле Makefile где-то:

DEPENDENCIES=mydefs.h yourdefs.h Makefile GameOfThrones.S07E01.mkv

::: (your other Makefile statements like rules 
:::  for constructing executables or libraries)

# Compile any .c to the corresponding .o file:
%.o: %.c $(DEPENDENCIES)
        $(CC) $(CFLAGS) -c -o $@ $<

Я считаю Это то, что вы хотите. Он на самом деле сканирует .с файлы #include строки и создает для них дерево зависимостей. Я считаю, что проекты Automake/Autoconf используют это по умолчанию.